受美元次贷危机、油价上涨等宏观经济因素的影响，包括美国和欧洲多个国家在内的经济都在2008年出现了增长放缓的迹象。这不仅影响到了消费者的信心，同样也拖累到了半导体领域。自年初以来，多家调研机构都相继发布唱衰全球半导体行业景气指数。然而作为产业链上游的EDA供应商对此却是反应不一。

Cadence公司负责研发的执行副总裁Jim Miller不久前在上海承认，经济走软已经殃及到了EDA领域。“市场对半导体行业的需求的走低令许多公司开始审慎的规划包括软硬件在内各个方面的开支，同时调整Fab订单和各自的定价策略。”他表示，“Cadence也不例外，早在08年1月份的时候我们就已经讨论过应对新形势的政策。预计2008年的收入将会出现轻微的下降。”

Miller是在出席Cadence公司上海新研发中心的落成典礼时做出透露上述信息的。尽管他表示，其属的这家公司并没有“过度”削减开支的任何计划——“虽然目前处于市场的下跌周期，但我们要为将来做好准备。”Miller说，“也许今天的情况比较糟糕，但只有做好准备才会避免在情况好转时错失良机，因此Cadence一定会在必要的技术上进行必要的投资。”——然而这番措辞也传达出另外一个信息：对业绩的相对悲观已经令Cadence的开销由积极投入转向谨慎保守。

不过宏观经济的低迷似乎对Synopsys没有多大的影响，至少从该公司首席执行官Aart de Geus的谈话中还没有看到类似的迹象。“Synopsys并没有削减预算的任何打算，相反，今年还将会有一定程度的增长，预计我们的业务将维持保持过去几年来的增长势头。”de Geus在Semicon China 2008期间表示，尽管每个行业都或多或少的受到经济走势疲软的影响，但是半导体行业却是其中压力最小的一个。“因为它是一个非常集中的行业。”他解释道。他强调，由于必须使用EDA工具才能设计出符合市场需求的芯片，因此作为半导体行业不可缺少的一部分，EDA行业将会继续保持稳定增长。至少Synopsys将是如此。

de Geus预计，Synopsys在2008财政年度的营收增长将会维持在7.5~8.5%之间。理由有两条。首先，这家老牌厂商在许多领域都扮演者技术领导者的角色。“比如在业界亟待解决的功耗问题上。”其次则是其相对于其他竞争者的独特的商业模式。“我们是带着25亿美金的订单进入这个财政年度的，这相当于Synopsys一年营收的90%左右。”他说。此外他还表示，当市场脚步趋缓的时候，客户往往倾向于转向各方面更为稳定的公司。而无论是订单或者技术方面，Synopsys都拥有相当雄厚的基础。“这对提高我们的市场份额将非常有帮助。”

谈到市场份额，不得不提到Cadence在以挑剔闻名的日本市场的长足进步。去年第三季度，该公司在日本市场的销量猛增了80%，风头抢过了任何一家竞争对手。Miller认为这与Cadence近年来大肆推崇的整体解决方案息息相关。“Cadence拥有业界当前最为丰富的EDA工具产品线。”他表示，“我们不仅提供芯片的设计、验证的工具，同时也能够交付系统设计和数据分析等各种设计过程中所需的软件工具。客户不必再从5个、10个甚至15个彼此孤立的EDA供应商那里去寻找工具进行整合——那将花费大量时间——与Cadence合作的好处是，他们不仅能够更好的控制运营环境，设计流程也得到极大简化，因为我们提供的是一个整体的解决方案，而这正是竞争性的源泉：在缩减研发所需的工程师的数量的同时，缩短产品的上市时间。”

开支问题

制造工艺的微小化拉高了芯片设计中的难度，从而创造出了更加有利于EDA行业扩大市场规模的需求。不过，设计难度的增加也带来了一些“幸福的烦恼”，即那些在对客户培训和支持上不断增加的开支以及不断攀升的研发预算。数据显示，无论Cadence还是Synopsys，其销售、行政和一般开支在销售收入中的比重都已经占到了四成左右。

评论认为，开支问题已经成为EDA公司在提高利润时所面临的一项不小的挑战。然而，de Gues却否认了这一说法。他表示，正是由于设计复杂度的提高，Synopsys才得以在设计服务业务上取得进展。“一个很好的例子是，通过采用我们的部分付费服务，一些客户成功实现了低功耗的设计。而在这个过程中，双方都获得了回报。”

Miller以不清楚市场和营销问题拒绝就上述问题给出正面回答。不过，他仍然站在技术专家的角度指出了EDA工具的特别之处。“与Microsoft Windows、Office或者游戏等其他软件不同，EDA软件需要客户支持和许多技术上的指导。这令其同这些软件分属不同类型的工具市场。”他说，“另外，EDA软件还需要很多定制工作需要完成，这令其同那些标准软件截然不同。”

DFM概念扩展

在晶圆代工和EDA工具供应商的推动下，可制造性设计(DFM)已经深入人心。不过大多数工程师对于DFM的认识还只是停留在IC设计的层面。即便如此，依然有EDA厂商推出了可以像一个完整系统那样同时进行芯片和封装设计的EDA工具，即在规划IC功耗预算和进行IC布局与布线时，将芯片的封装设计特性纳入考虑。这意味着DFM概念已经开始向板级设计进行扩展。

“我完全赞同这一趋势。”在谈到上述现象时，Miller表示。他指出，随着技术的不断进步，工程师需要将DFM概念扩展到PCB和封装领域中去。不过他也承认，尽管Cadence也提供信号耦合、无线信号与布线方面的各种工具，但EDA公司目前大多都还是将主要精力放在了在芯片内部问题的解决上。“因为这个层面的问题依然是最多的。”

Miller和de Geus都强调了其所属的公司在DFM上的技术领先性以及DFM技术本身的重要性。而de Geus更加指出，在Synopsys去年的业务总量中，有2亿美元来自DFM。他还特别提到了Synopsys的另外两个重点投资——IP和虚拟原型建模技术。“芯片晶体管规模正在变得日益庞大，设计师希望能从不同渠道来获得各种IP核并将他们快速组合。我认为这方面的需求还会不断上升。”de Geus表示，“此外，Synopsys也在虚拟原型建模方面进行了大量投资。这种方法能够在系统完成之前就能够较早的进行芯片或者系统的软件开发。其重要性也将与日俱增。”

设计外包，挑战也是机遇

时至今日，跨国公司在亚洲和东欧地区设立研发中心甚至将部分设计外包给新兴市场国家的设计服务公司已经不再鲜见。然而，这一趋势的蔓延使得过去几年来在北美地区完成的设计案例正在不断下降。此外，它还影响了风投资本的流向，从而在这些地区培育出众多的初创IC设计公司。许多美国的IC设计工程师将其视为一个威胁，认为这剥夺了他们的工作机会。此外，正如de Geus所言：“如何获得有利可图的设计以及最为优秀的工程师已经成为老牌IC供应商所面临的挑战之一。”

然而，对于中国、印度甚至是东欧国家的新一代的设计师们来说，源源不断流入的IC设计则可能意味着一个不可多得的成长机会。“因为借助这些设计，他们能够迅速成长并获得设计的技能。”de Geus说，“而且，这种趋势也扩大了设计师队伍的规模。”

新兴国家同样也面临着挑战。de Geus警告说，这些地区的工程师们必须意识到他们在管理经验上的不足。而这些经验只有通过多年的积累才能获得。“每一个层次都至少需要5年的历练。”他解释说，“管理好一个团队需要5年的经验，管理好多个团队需要10年的经验，而管理好一个大公司则至少需要15年的经验。当然5年只是一个参考，4年、6年都有可能——我的意思是说，它需要时间。毫无疑问，在IC设计复杂度能力的提高上，管理上的成长往往是一个决定性的因素。”

不过，对于EDA厂商来说，这股潮流却完全符合他们的利益。Miller表示：“外包以及新兴公司的涌现意味着客户总量的增加，并带来EDA工具领域更多的市场需求。这而如果非要说出有什么挑战的话，那就是如何调整自己来应对客户全球化所带来的竞争。我们为此所做的，就是遍布全球的销售团队以及在13个不同国家设立的研发中心。”

作者:王彦